华为何庭波更新韬定律论文

论文以麒麟2026实测数据回应3D堆叠芯片的散热质疑。数据显示，晶体管密度提升约55%，但相同性能下NPU、GPU功耗分别下降66%和58%。何庭波认为，LogicFolding通过缩短信号传输路径、减少数据搬运能耗，使芯片在“堆得更密”的同时反而降低功耗，也让外界担忧的“τ芯片本该过热烧毁”并未成为现实。

堆叠更多晶体管，芯片反而更冷——这一看似反直觉的结论，成为华为半导体负责人何庭波最新论文试图回答的核心问题。

9月4日，何庭波在中科院科技论文预发布平台ChinaXiv发布论文《Huawei's τ Chip Was Supposed to Melt?》（《华为的τ芯片本该过热烧毁？》），通过麒麟2026的实测数据，回应业界对3D堆叠芯片“高密度带来高功耗、高发热”的质疑。

论文数据显示，麒麟2026晶体管密度较前代提升约55%，但在相同性能下，NPU功耗下降66%，GPU功耗下降58%。何庭波认为，芯片能耗的关键不只是“计算”，更在于“数据移动”——LogicFolding通过缩短信号传输距离，从源头降低数据搬运能耗。

据第一财经，今年5月，华为对外发布“韬定律”，尝试为后摩尔时代的半导体演进寻找一条新的技术路径。而此次论文更新，也是华为试图向外展示“τ芯片”是如何通过重构电路结构、缩短信号传输距离、压缩传输延迟，将“时间维度革新”转化为芯片性能、功耗、温控的突破点，同时回应堆叠芯片“高密度等于高发热”的行业质疑。