博主头像

CoWoS還不夠？台積電下一代封裝CoPoS登場！台積電先進封裝有多強？先進封裝CoWoS、CoPo

外来客 • 2026-08-27 01:52:49

分享
𝕏 f ◉
声明：本文为对公开内容的摘要整理， 未经本站独立核实，可能与原内容存在出入，不代表本站立场、观点或建议； 观点与版权归原作者及原平台所有。 如涉及版权问题，请联系我们，核实后立即删除。 [ 免责声明 ]

📌 核心观点澄清

  • CoPoS 定义纠正：CoPoS（Chip-on-Panel-on-Substrate）的核心在于使用方形玻璃取代圆形玻璃作为临时载板，而非使用玻璃中介板取代硅中介板。
  • 主要目的：通过改变临时载板形状，增加有效面积，降低封装成本。
  • 常见误区：媒体普遍误以为 CoPoS 是用玻璃中介板替代硅中介板，这是错误的。玻璃中介板因需制作玻璃穿孔（TGB）且易碎裂，技术尚不成熟。
  • 未来方向：玻璃中介板取代硅中介板是业界发展方向，但台积电目前法说会提到的 CoPoS 仅指临时载板的变更。

🏗️ 先进封装架构分类

  • Frontend 3D（系统堆叠）：
  • SoIC：系统整合晶片，涉及晶圆堆叠晶圆（Wafer-on-Wafer）。
  • Backend 3D（先进封装）：
  • InFO：整合扇出型晶圆级封装，晶片优先进行封装。
  • InFO-POP：处理器在下，DRAM 堆叠在上。
  • InFO-M：两个不同晶片整合封装。
  • InFO-OS：堆叠在导线载板上以增加机械强度。
  • CoWoS：晶片堆叠晶圆堆叠载板，晶片最后进行封装。
  • CoWoS-S：使用硅中介板。
  • CoWoS-R：使用导线重布层（RDL）中介板。
  • CoWoS-L：使用区域细互联（LSI）加导线重布层中介板。
  • CoPoS：晶片堆叠面板堆叠载板，使用方形玻璃临时载板。
  • WMCM：晶圆级多晶片模组，类似 CoWoS-R 但无导线载板，拥有更多 RDL 层数、更大连接区域及更高散热能力。

📐 晶圆级封装技术解析

  • Fan-In（扇入型）：
  • 外部金属球仅分布在晶片面积内。
  • 优点：成本低、效率高。
  • 缺点：金属球数目受限，仅适合小型晶片。
  • Fan-Out（扇出型）：
  • 在晶片周围制作扇出区（Fan-out Area），增加金属接角数目。
  • FOWLP：使用圆形玻璃临时载板。
  • FOPLP：使用方形玻璃临时载板。
  • 缺点：缺乏机械支撑，不适合大面积晶片，多用于手机处理器。
  • InFO 优势：无需硅中介板，降低成本，可将不同晶片整合在同一机体电路。

💡 小晶片（Chiplet）与良率

  • 良率逻辑：晶片越小，良率越高。
  • 示例：12 寸晶圆上，小晶片良率可达 75%（18/24），大晶片良率仅 50%（6/12）。
  • 产业趋势：从系统单晶片（SoC）转向小晶片（Chiplet），以解决晶片过大导致的成本与良率问题。
  • 解决方案：利用先进封装将 CPU、GPU、RF 等小晶片通过微凸块连接在中介板上，保持电子产品体积不增加。

📊 CoPoS 成本效益数据

  • 12 寸圆形玻璃临时载板：
  • 中介板尺寸约 5.5 倍光罩尺寸（4565 平方毫米）。
  • 仅能放置 7 个中介板。
  • 面积使用效率：45%。
  • 12 寸方形玻璃临时载板：
  • 可放置 16 个中介板。
  • 面积使用效率：81%。
  • 成本降低：约 10%。
  • 600x600 毫米方形玻璃临时载板：
  • 可放置 64 个中介板。
  • 面积使用效率：90%。
  • 成本降低：20% 以上。

🚀 未来 HPC 与 AI 平台

  • 技术组合：
  • 处理器使用 SoIC 垂直堆叠。
  • HBM（高频宽记忆体）使用 TSV 垂直堆叠。
  • 左右堆叠在导线重布层中介板上。
  • 整合稳压器、主动/被动晶片。
  • CPO（共同封装光学）：整合光子晶片，利用光纤进行光通讯。
  • 应用前景：
  • WMCM 技术因导线密度高、厚度薄，已被苹果公司考虑用于 A20 Pro 处理器。
  • 台积电未来 HPC/AI 平台将采用上述先进封装组合，以提升效能与散热能力。

博主头像 👤 同一博主

查看该博主全部 34 篇

🧭 类似博主

0 条评论

发表评论

请先 登录 后参与讨论。